Get started
Author

Daria I. Ryzhova

Observed names: D. I. Ryzhova, D.I. Ryzhova, Ryzhova , D. I., Д И Рыжова, Д. И. Рыжова, Д.И. Рыжова, Рыжова Дарья Игоревна
Institution: Kurchatov Institute
OpenAlex ID: A5103800336
Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding
2017 · S. V. Gavrilov, S. I. Gurov, et al. · Computational Mathematics and Modeling · 7
A Low-Jitter 300MHz CMOS PLL for Double Data Rate Applications
2019 · Pavel S. Volobuev, Roman A. Fedorov, et al. · IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering · 6
The Simulated Annealing Based Logical Resynthesis Method for LUT-based FPGAs
2020 · Nikolay O. Vasilyev, Ivan V. Tiunov, et al. · IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering · 5
Methods and Algorithms for the Logical-Topological Design of Microelectronic Circuits at the Valve and Inter-Valve Levels for Promising Technologies with a Vertical Transistor Gate
2019 · G. A. Ivanova, D. I. Ryzhova, et al. · Russian Microelectronics · 4
Logic Resynthesis Method in the FPGA Design Flow
2020 · IPPM RAS, N.O. Vasilyev, et al. · Problems of advanced micro- and nanoelectronic systems development · 3
Algorithm of Structural Optimization for Digital CMOS Circuits
2019 · S.V. Gavrilov, D.I. Ryzhova, et al. · Problems of advanced micro- and nanoelectronic systems development · 3
PDF
A technique of ASIC peak current estimation based on the resolution method
2017 · T. V. Garbulina, S. V. Gavrilov, et al. · IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering · 3
Algorithms of Logical and Physical Synthesis of Library Elements with Regular Structure for Design Rules 32 nm
2017 · S.V. Gavrilov, E.S. Kareva, et al. · Proceedings of Universities ELECTRONICS · 2
PDF
Resynthesis for FPGA During Technology Mapping Stage
2019 · Nikolay O. Vasilyev, Ivan V. Tiunov, et al. · IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering · 1
Методы и алгоритмы для логико-топологического проектирования микроэлектронных схем на вентильном и межвентильном уровне для перспективных технологий с вертикальным затвором транзистора
2019 · Г. А. Иванова, Д. И. Рыжова, et al. · Микроэлектроника · 1
Methods of Improving Accuracy of Delays and Peak Currents Simulation of Combinational CMOS Circuits at Logical Level
2018 · G.A. Ivanova, D.I. Ryzhova · Proceedings of Universities ELECTRONICS · 1
400 mhz PLL-based frequency synthesizer with built-in self-test
2018 · Pavel S. Volobuev, Roman A. Fedorov, et al. · IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering · 1
Algorithm of Inter-gate Resynthesis at the Transistor Level for Computer-aided Design of Microelectronic Circuits
2018 · IPPM RAS, D.I. Ryzhova, et al. · Problems of advanced micro- and nanoelectronic systems development · 1
PDF
Gas Mixture Composition Influence on the Dimensions of Metal Interconnections during Plasma Chemical Etching
2026 · Daria I. Ryzhova, Ivan V Pavlov, et al. · Radioelectronics Nanosystems Information Technologies
PDF
Methods of Improving the Accuracy of Simulating Delays and Peak Currents of Combinational CMOS-Circuits at the Logical Design Level
2019 · G. A. Ivanova, D. I. Ryzhova · Russian Microelectronics
Исследование вариантов частичного резервирования при проектировании сбоеустойчивых логических блоков ПЛИС
2018 · Д В Тельпухов, В С Рухлов, et al.
Алгоритм синтеза цифровых микросхем на основе разложения Гильберта
2016 · С.И. Гуров, Д.И. Рыжова
Методы повышения сбоеустойчивости комбинационных ИМС методами избыточного кодирования
2016 · С.В. Гаврилов, С.И. Гуров, et al.
Применение теории кодирования для повышения надёжности комбинационных схем
2016 · С.И. Гуров, С.В. Гаврилов, et al. · INFORMACIONNYE TEHNOLOGII
Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора
2016 · Гаврилов Сергей Витальевич, Рыжова Дарья Игоревна, et al. · Известия Южного федерального университета. Технические науки
Определение размеров ключевых транзисторов в низкомощных КМОП-схемах для метода отключения питания с контролем быстродействия
2015 · Волобуев Павел Сергеевич, Гаврилов Сергей Витальевич, et al. · Известия Южного федерального университета. Технические науки
The method of peak current estimation at logic level taking into account simultaneous switching of inputs
2014 · D.I. Ryzhova, S.V. Gavrilov
The method of static power reducing for CMOS circuits based on sleep transistors with operation speed control
2014 · Pavel Volobuev, S.V. Gavrilov, et al.
Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций
2014 · Гаврилов Сергей Витальевич, Рыжова Дарья Игоревна, et al. · Известия Южного федерального университета. Технические науки
Метод ускоренного моделирования гетерогенных многоядерных систем на кристалле с реконфигурируемой памятью
2013 · Гаврилов Виталий Сергеевич, Рыжова Дарья Игоревна, et al. · Известия Южного федерального университета. Технические науки
Works count: 27
Citation count: 38
H-index: 4
I10-index:
Year
Topic
Type