Scaled Vertical Transport Gate-All-Around Nanostructured Channel (Nanosheet/Nanowire) Technology for Advanced CMOS Devices
Year: 2025
Type: conference-paper
Authors: S. Pelloquin, A. Kumar, S. Mannaa, J. Müller, K. Moustakas, O. Baumgartner, I. O'Connor, G. Larrieu
Institutions: Centre National de la Recherche Scientifique, Laboratoire d'Analyse et d'Architecture des Systèmes, Université de Toulouse, Lyon 1 Université, École Centrale de Lyon, Institut des Nanotechnologies de Lyon, Institut National des Sciences Appliquées de Lyon, École d'Ingénieurs en Chimie et Sciences du Numérique
Language: English
Subfield: Electrical and Electronic Engineering
Field: Engineering
Domain: Physical Sciences
Open Access status: closed
OpenAlex ID: W4415933845